从DDR4到DDR5 看高速连接器如何助力

原标题:从DDR4到DDR5 看高速连接器如何助力

10月30日,在深圳市连接器行业协会和Intel联合主办的“高速连接器/电缆研讨会”上,李祥博士带来了信号完整性基础、DDR5 连接器设计和标准制定、USB4™ Type C 连接器和线缆的设计和规范制定、高速连接器/线缆的SI仿真建模以及高速连接器/线缆的SI测试治具设计和测试方法这五大主题的演讲。概括起来,就是一款产品从建模仿真到根据模型优化,再到设计测试板测试的过程。

此次的主讲人李祥博士为英特尔公司资深硬件工程师、USB Type-C®小组主要成员、JEDEC JC11.14协会主席,自2007年开始接触连接器,至今已有12年的行业经验。

当前,数据中心的运营商均致力于跟上数据传输方面的要求。他们必须寻求各种方式来满足数据和存储上日新月异的需求,同时确保服务质量、降低成本。因此,对于部分数据中心运营商来说,降低功耗都是他们的首当要务,从而降低运营费用。

双数据速率 5 内存,其官方简称为 DDR5,目标在于提供数据中心所需的增强性能以及功率管理功能,为 400GE 的网络速度提供良好支持。

根据计划,DDR5 将提供两倍于 DDR4 的带宽和密度,同时还改善了信道的效率。这些增强功能与针对服务器和客户端平台而提供的更加易用的接口结合到一起,将在一系列广泛的应用中实现极高的性能并改进功率管理。

在“DDR5 连接器设计和标准制定”中,李祥以服务器板(2012)为例,阐述如何增加内存带宽,即通过更高的数据传输速率以及更多波段。随后还介绍了SMT连接器的主要问题,从成本上看,SMT连接器比PTH连接器贵;从可靠性上看,其焊接性、返工可行性和结构较好。

据了解,DDR5 的确需要更高的速度。如果采用 SMT 端接,那么在工艺上可能会存在挑战,与 TH 或 PF 端接方式相比或许更难以加工。CTE 与印刷电路板的不匹配会造成连接器的动态翘曲。

最后,他重点讲解了DDR5连接器(SO-023)的更改,依次是为装配互操作性添加参考终端设计、增加窄闩锁设计、提高散热,以及在规范中添加硬托盘设计,以实现软件包的互操作性。

本文为大比特资讯原创文章,如需转载请在文前注明来源大比特资讯及作者信息,否则将严格追究法律责任。返回搜狐,查看更多

责任编辑:

声明:该文观点仅代表作者本人,搜狐号系信息发布平台,搜狐仅提供信息存储空间服务。
免费获取
今日搜狐热点
今日推荐